

## Prova scritta di Fondamenti di Elettronica 24 giugno 2020 - parte di elettronica digitale

Sia  $V_{dd}=3.0\text{ V}$  e si assumano i seguenti parametri tecnologici per i MOSFET:


| Parametro             | n-MOSFET | p-MOSFET |
|-----------------------|----------|----------|
| $V_{TO} [V]$          | 0.3      | -0.3     |
| $\beta' [\mu A/V^2]$  | 300      | 180      |
| $\gamma [V^{1/2}]$    | 0        | 0        |
| $\lambda [V^{-1}]$    | 0        | 0        |
| $L_{MIN} [\mu m]$     | 0.15     | 0.15     |
| $C_{OX} [fF/\mu m^2]$ | 30       | 30       |
| $C_{GSO} [fF/\mu m]$  | 0.5      | 0.5      |

**ALCUNI DATI SONO DIVERSI**

Si assuma per tutti i transistori  $L=L_{MIN}$  e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.


Si consideri la logica dinamica DOMINO in figura, che pilota un carico puramente capacitivo  $C_L=50\text{fF}$ . Nell'invertitore, i fattori di forma dei transistori sono dimensionati per avere tempo di salita uguale al tempo di discesa. Si risponda ai seguenti quesiti:

- 1) (4 punti) si disegni lo schema della rete di pull-down che implementa con il minor numero di transistor  $F = A \cdot B + A \cdot C$ ;
- 2) (10 punti) assumendo che i transistori della porta dinamica siano tutti a dimensionamento minimo, si determini il dimensionamento dell'invertitore che minimizza il ritardo di propagazione di caso peggiore dell'intera porta (invertitore compreso);
- 3) (4 punti) si determini la durata della fase di precarica dell'intera porta;
- 4) (8 punti) si determini il tempo di valutazione per ogni possibile configurazione degli ingressi;
- 5) (4 punti) si determini la potenza dissipata dalla porta (nel suo complesso) quando la frequenza di clock vale 300MHz, assumendo che gli ingressi A, B e C siano mutuamente incorrelati e con probabilità del 30% di essere '1'.



## Soluzione del compito di Fondamenti di Elettronica Digitale 30 gennaio 2025

1. Lo schema della porta che riproduce la funzione  $F = A \cdot B + A \cdot C = A \cdot (B + C)$  é rappresentato in figura:



2. Il ritardo dell'invertitore é dato da:

$$t_{inv} = \frac{2C_L}{\beta'_n S_n V_{DD}} F(V_T/V_{DD}) \quad (1)$$

dove  $S_n$  é il fattore di forma del nMOSFET dell'invertitore, mentre  $F = 1.789$ . Invece, il ritardo di valutazione di caso peggiore é legato alla scarica di  $C_{inv}$  attraverso la serie di due nMOSFET (il primo pilotato da  $A$  e il secondo da  $B$  o da  $C$ , in maniera esclusiva), per cui attraverso 3 MOSFET in totale con  $S = 1$ , da cui  $S_{eq} = 1/3$ . Perciò:

$$t_{val} = \frac{2C_{inv}}{\beta'_n S_{eq} V_{DD}} F(V_T/V_{DD}) \quad (2)$$

dove

$$C_{inv} = (1 + \alpha) S_n (L_{MIN}^2 C_{OX} + 2L_{MIN} C_{GS0}) = \left(1 + \frac{\beta'_n}{\beta'_p}\right) S_n C_{M1} \quad (3)$$

con  $C_{M1} = 0.8515$  fF. Il ritardo totale da minimizzare vale quindi:

$$t_{tot} = \frac{2 \left(1 + \frac{\beta'_n}{\beta'_p}\right) S_n C_{M1}}{\beta'_n S_{eq} V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_n V_{DD}} F(V_T/V_{DD}) \quad (4)$$

Imponendo  $dt_{tot}/dS_n = 0$  otteniamo:

$$S_n = \sqrt{\frac{C_L}{3C_{M1}(1 + \epsilon)}} = 3.43 \quad (5)$$

per cui selezioniamo  $S_n = 3$ . Per il pMOSFET dell'invertitore otteniamo  $S_p = \frac{\beta'_n}{\beta'_p} S_n = 5$ , mentre  $C_{inv} = 6.812$  fF.

3. Il tempo di precarica per tutta la porta vale:

$$t_{pre} = \frac{2 \left(1 + \frac{\beta'_n}{\beta'_p}\right) S_n C_{M1}}{\beta'_p V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_n V_{DD}} F(V_T/V_{DD}) = 302 \text{ ps} \quad (6)$$



4. Quando  $F = 0$  chiaramente il tempo di valutazione é nullo. Nei casi in cui  $F = 1$  invece va trovato il dimensionamento equivalente ed applicata Eq.(4). Abbiamo quindi:

| A | B | C | F | $S_{eq}$ | $t_{tot}$ [ps] |
|---|---|---|---|----------|----------------|
| 0 | 0 | 0 | 0 | -        | 0              |
| 0 | 0 | 1 | 0 | -        | 0              |
| 0 | 1 | 0 | 0 | -        | 0              |
| 0 | 1 | 1 | 0 | -        | 0              |
| 1 | 0 | 0 | 0 | -        | 0              |
| 1 | 0 | 1 | 1 | 1/3      | 375            |
| 1 | 1 | 0 | 1 | 1/3      | 375            |
| 1 | 1 | 1 | 1 | 2/5      | 347            |

5. La scarica del condensatore  $C_{inv}$ , e quindi la carica di  $C_L$ , avviene solo quando  $F = 1$ . Quindi spendiamo energia, quando in uscita troviamo un '1'. Dalla tabella precedente, otteniamo  $F = 1$  per le combinazioni di A, B e C che valgono (101), (110) e (111). La probabilità, quindi, di avere  $F = 1$  vale:

$$P_1 = P_A(1-P_B)P_C + P_AP_B(1-P_C) + P_AP_BP_C = 0.4 \cdot 0.6 \cdot 0.4 + 0.4 \cdot 0.4 \cdot 0.6 + 0.4 \cdot 0.4 \cdot 0.4 = 0.256 \quad (7)$$

da cui si ottiene la potenza dinamica spesa per le commutazioni:

$$P_{din} = (C_{inv} + C_L)V_{DD}^2 f_{CK} P_1 = 25 \mu W \quad (8)$$